Дешифратор К155 ІД3, К1533ІД1
Мікросхема є двійково-десятковий дешифратор на 15 виходів.

Висновки 23, 22, 21 20 – інформаційні. Служать для отримання двійкового коду з вагою розрядів 1, 2, 4, відповідно 8. При отриманні коду мікросхема виставляє логічний «0» на відповідному коді десятковому виході (висновки 1-17). На решті виходів у цей час присутній «1».

Все сказане вище справедливо лише в тому випадку, якщо на входах S (висновки 18, 19), з'єднаних по «І», присутній «0». Якщо на будь-якому висновку з'явиться «1», на всіх виходах дешифратора встановиться «1» незалежно від вхідного коду. Таким чином, використовуючи входи S і лише один інвертор, нескладно наростити розрядність дешифратора до 32:

Ще один інвертор дозволить збільшити розрядність до 64:

Якщо потрібно отримати дешифратор на більше розрядів, то як пристрій вибору мікросхем замість інверторів краще використовувати ту ж ИД3 (на схемі нижче – DD1).

Залежно від чотирьох старших розрядів коду вона активує той чи інший дешифратор, організуючи повну байтову лінійку (8 двійкових входів, 256 десяткових виходів).

——————————————-

Дешифтратор К155ІД4, К555ІД4, КР1533ІД4
Мікросхема являє собою два ідентичні двійково-десяткові дешифратори на два входи (двійковий код з вагою 1-2) і чотири виходи (десятковий код 0-3) кожен. Адресні двійкові входи дешифраторів включені паралельно (висновки 3, 13 мікросхеми).

Кожен дешифратор має свої входи стробування. У верхнього за схемою дешифратора входи стробування з'єднані по «І», призначення їх аналогічно мікросхемі ИД3 – логічний «0» на обох входах дозволяє дешифрацію, «1» кожному з них переводить всі виходи дешифратора в «1». Нижній за схемою дешифратор має стробуючі входи, з'єднані по «І», але з інверсією одного з них. Таким чином дешифрація відбудеться за наявності на входах, що стробують, сигналів «1» і «0» При будь-якій іншій комбінації робота дешифратора буде заборонена (на всіх виходах «1»). Така організація дозволяє побудувати дешифратор на 8 лише на одному корпусі без застосування додаткових елементів:

Аналогічно мікросхеми ІД3 в дешифраторах на мікросхемах ІД4 нескладно наростити розрядність:

При необхідності кількість виходів ІД4 можна доростити до 10 і перетворити його на неповний двійково-десятковий дешифратор на 4 входи та 10 виходів використовуючи просту логіку:

Розведення висновків живлення ТТЛ мікросхем серії К155 (1533, 555, 133) можна подивитися.

——————————————-

Мікросхема К555ІД5
Є аналогом 155ІД4 з тією різницею, що виходи дешифратора зібрані за схемою з відкритим колектором:

Розведення висновків живлення ТТЛ мікросхем серії К155 (1533, 555, 133) можна подивитися.

——————————————-

Мікросхема К155ІД1
Неповний двійково-десятковий дешифратор на 4 входи та 10 виходів. Відмінна особливістьмікросхеми – високовольтні вихідні ключі із відкритим колектором. Мікросхема має мінімум управління - 4 входи для подачі двійкового коду та 10 виходів для відображення отриманого коду в десятковому численні (плюс два виведення живлення).

Вхід керується рівнями ТТЛ. Виходи можна навантажити (власне для цього мікросхема і призначена) високовольтними газорозрядними індикаторами, що живляться постійною або пульсуючою напругою до 300 В. При надходженні на входи 3, 6, 7, 4 двійкового коду, що відповідає цьому коду вихід з'єднується з корпусом (- . Решта виходів у цей час закриті (мають високий опір – «обрив»). Якщо на вхід подати двійковий еквівалент чисел 10-15 (чотирирозрядний двійковий вхід це дозволяє), всі виходи мікросхеми виявляться відключеними. Схема підключення газорозрядного індикатора до мікросхеми 155ІД1 проста:

Катоди розрядів підключаються до виходів дешифратора, загальний анод через резистор R1 (мінімум 22кОм) плюс джерела живлення газорозрядного індикатора. Мінус цього джерела з'єднується з мінусовим дротом живлення мікросхеми.

Розведення висновків живлення ТТЛ мікросхем серії К155 (1533, 555, 133) можна подивитися.

——————————————-

Мікросхема К555ІД6
Неповний двійково-десятковий дешифратор, що працює за тим самим алгоритмом, що і 155ІД1. Єдина відмінність - виходи ИД6 мають звичайні ключі, що видають ТТЛ рівні "0", "1".

При отриманні двійкового коду мікросхема встановлює на відповідному виході рівень «0», на інших «1». При вхідному коді 10-15 на всіх виходах є «1».

Розведення висновків живлення ТТЛ мікросхем серії К155 (1533, 555, 133) можна подивитися.

——————————————-

Мікросхема К555ІД7, КР1533ІД7, КР531ІД7
Повний двійково-десятковий дешифратор на 3 входи та вісім виходів. Входи служать для подачі трирозрядного двійкового коду, виходи для видачі його десяткового еквівалента (активний рівень низький).

Для стробирования вихідного сигналу служать три входи S з'єднані «І», два з яких інверсні. За наявності на входах 4, 5, 6 рівнів «0», «0», «1» відповідно, дешифрація дозволена, за будь-якої іншої комбінації на всіх виходах дешифратора встановлюється високий рівень. Завдяки розширеному управлінню стробування дешифратори можна поєднувати для нарощування розрядності без додаткових елементів або з їх мінімумом. Як приклад нижче наведена схема дешифратора на 32 розряди з використанням лише одного додаткового інвертора.

Розведення висновків живлення ТТЛ мікросхем серії К155 (1533, 555, 133) можна подивитися.

——————————————-

Мікросхема К155ІД10, К555ІД10
Неповний двійково-десятковий дешифратор на чотири входи та десять виходів.

За розташуванням висновків та логікою роботи аналогічний мікросхемі К155ІД6, але виходи ІД10 виконані за схемою з відкритим колектором, а вихідні ключі розраховані на великий вихідний струм. При низькому рівні на виході ключ 555 серії дешифратора може тримати струм до 24 мА, 155 і 133 серії - до 80 мА. При відключеному виході всіх серій напруга на ньому може досягати 15, що дозволяє безпосередньо запитати малопотужне електромагнітне реле:

Розведення висновків живлення ТТЛ мікросхем серії К155 (1533, 555, 133) можна подивитися.

——————————————-

Мікросхема КР531ІД14, КР1533ІД14
Два повні двійково-десяткові дешифратори з дворозрядним входом і чотирирозрядним десятковим виходом кожен.

Під час подачі на вхід двійкового дворозрядного коду на відповідному виході дешифратора встановлюється його десятковий еквівалент. Входи обох дешифраторів прямі, виходи інверсні. Крім того, кожен з дешифраторів стробується окремим сигналом S (інверсний вхід). За наявності "0" на вході стробування дешифратор працює, при високому рівні переводить усі виходи в стан "1".

Як і дешифратори КР1533(531)ИД14 можуть з'єднуватися каскадно для нарощування розрядності. На малюнку нижче представлена ​​схема неповного дешифратора на 4 входи та 12 виходів, складена з двох корпусів КР531ІД14.

Розведення висновків живлення ТТЛ мікросхем серії К155 (1533, 555, 133) можна подивитися.

——————————————-

Дешифраторє окремим випадком перетворювачів довільних кодів, розглянутих у "Перетворювачі довільних кодів".

Дешифратор - це логічна схема, що перетворює двійковий код на унарний, коли тільки одному з усіх виходів з'являється активний сигнал. Номер цього активного виходу в десятковому коді збігається з двійковим кодом, який подається на вхідні лінії дешифратора.

Принцип дії дешифратора є основою роботи всім відомого устрою - домофона. Коли ми набираємо номер на домофоні, дзвінок дзвенить тільки в однієїквартирі із зазначеним номером.

Розглянемо схему дешифратора на три входи. Як при синтезі логічної схеми за арифметичним виразом ("Перетворювачі довільних кодів"), складаємо таблицю істинності. Оскільки в нашому прикладі у схеми має бути три входи, кількість комбінацій на цих входах буде рівним , тому виходів у схеми буде також 8. Позначимо вхідні сигнали змінної з індексом, що відповідає вазі двійкового розряду - 1, 2, 4 (табл. 4.1). Вихідні сигнали позначимо як з індексом, який відповідає поданому на входи двійковому коду, при якому цей вихід активний. Для схеми, що синтезується, приймемо позитивну логіку, коли активним є рівень логічної 1.

Таблиця 4.1. Таблиця істинності дешифратора на три входи з активним одиничним рівнем вхідних та вихідних сигналів

Вхідні сигнали			Вихідні сигнали
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

Відповідно до принципу синтезу логічних схем за заданою формулою, після складання таблиці істинності потрібно для кожного виходу написати логічний вираз. В даному випадкуЗавдання спрощується, так як для кожного виходу логічна 1 має бути тільки в одному рядку таблиці. Тому в логічному вираженні для кожного виходу буде лише один мінтерм:

(4.1)

Інтегральна мікросхема (ІМС) - мікроелектронний виріб, що виконує певну функціюперетворення та обробки сигналу та має високу щільність упаковки електрично з'єднаних елементів, яке розглядається як єдине ціле [ , с.9].

Ступінь інтеграції ІМС - показник ступеня складності мікросхеми, що характеризується числом елементів і компонентів, що містяться в ній [ , с.10]:

де - число елементів і компонентів, що входять в ІМС.

Розрізняють інтегральні мікросхемималої ( МІС- малі інтегральні схеми), середньої ( СІС), великий ( БІС) і надвеликий ( НВІС) ступеня інтеграції.

На рис. 4.3 показані приклади умовного графічного позначення (УДО)дешифраторів з активним одиничнимрівнем вхідних та вихідних сигналів. Тут і далі на УГОвиділяється три поля. Центральне поле містить позначення функції, що виконується ІМС. В даному випадку це DC- Від англ. D e c oder- Дешифратор. Ліве поле містить позначення входів ІМС, праве - позначення виходів

Рис. 4.3.

При прийнятті негативноюлогіки, коли активним рівнем всіх сигналів є логічний нуль, таблиця істинностідешифратора на три входи (табл. 4.2) міститиме в діагоналі не одиниці, а нулі. У цьому порядок прямування комбінацій вхідних сигналів у разі зручно зробити зворотним - у першому рядку вказати комбінацію , далі тощо. до останнього рядка з комбінацією.

Таблиця 4.2. Таблиця істинності дешифратора на три входи з активним нульовим рівнем вхідних та вихідних сигналів

Вхідні сигнали			Вихідні сигнали
1	1	1	1	1	1	1	1	1	1	0
1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	0	1	1	1
0	1	1	1	1	1	0	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
0	0	1	1	0	1	1	1	1	1	1
0	0	0	0	1	1	1	1	1	1	1

Спосіб збільшення кількості виходів дешифратора

Розглянемо спосіб збільшення кількості виходів дешифратора. Нехай у нашому розпорядженні є повні (кількість виходів дорівнює 2n при n інформаційних входах) дешифратори типу 2 >4 (два входи - чотири виходи). Необхідно побудувати дешифратор, який має 4 інформаційні входи та 16 виходів, тобто дешифратор типу 4>16.

Приклад побудови такого дешифратора та умовне позначення мікросхеми, що реалізує такий дешифратор, запропоновано малюнку 6.

Залежно від станів сигналів x3 та x2 за наявності на вході дозволу роботи E дешифратора DD1 формується одиниця одному з чотирьох виходів цього дешифратора. Це призводить до того, що тільки один із вихідних дешифраторів реагуватиме на комбінацію сигналів на входах x0 та x1. Тільки обраний дешифратор сформує одиницю однією зі своїх виходів, номер якого визначається сигналами x0 і x1.

Наприклад, нехай на входах x3x2x1x0 є число 1011. На входах x3x2 є комбінація 10, що відповідає в десятковому вигляді числу 2.

Рисунок 6 Спосіб реалізації складного дешифратора та його умовне позначення

Отже, саме на виході 2 дешифратора DD1 сформується активний сигнал, що дорівнює одиниці. Тільки дешифратору DD4, який приймає на вході E активний рівень, буде дозволятися робота. На входах x1x0 є число 11, що відповідає в десятковому вигляді числу 3. На третьому виході вибраного дешифратора DD4 буде формуватися одиниця, тобто активний сигнал. На інших виходах обраного дешифратора буде присутній нуль як і, як і виходах невибраних дешифраторів DD2, DD3, DD5. Тобто тільки на виході y11 є активний сигнал. Якщо перевести задане двійкове число 1011 у десяткову систему, то отримаємо номер вибраного виходу в десятковій системі: 11. Процедура переведення двійкового числа з урахуванням ваги розрядів пропонується нижче.

10112=23+21+20=1110.

Принцип роботи дешифратора входу 4 16 виходів

Малюнок 7 Схема дешифратора 4 х 16

При логічній 1 на вході дозволу на всіх виходах будуть також логічні 1. При активізації входу дозволу, тобто при Е = 0, логічний 0 з'являється на тому виході дешифратора номер якого відповідає десятковому еквіваленту двійкового числа, поданого на інформаційні входи. Завдяки наявності входу дозволу можна збільшувати розмірність дешифраторів. Так, використовуючи 5 дешифраторів 2x4 можна побудувати дешифратор 4 х 16 (рис. 7).

Зрозуміти принцип роботи такої схеми нескладно. Так, при подачі на вхід числа 0100 (двійковий еквівалент десяткового числа 4) та при Е = 0 логічний 0 з'явиться лише на другому (зверху) виході дешифратора DC 1, а на решті виходів будуть логічні 1. Це призведе до активізації лише дешифратора DC3 і активізується (з'явиться логічний 0) лише його верхній вихід, що і відповідатиме десятковому числу 4. При подачі на вхід числа 1111 буде активізований дешифратор DC5 і його нижньому виході з'явиться логічний 0, що буде відповідати десятковому числу 15.

Таблиця істинності дешифратора 4входу 16 виходів.

Дешифратори дозволяють перетворювати одні види бінарних кодів на інші. Наприклад, перетворювати позиційний двійковий код у лінійний вісімковий або шістнадцятковий. Перетворення проводиться у разі правилам, описаним у таблицях істинності, тому побудова дешифраторів не становить труднощів. Для побудови дешифратора можна скористатися правилами.

Десятковий дешифратор

Розглянемо приклад розробки схеми дешифратора із двійкового коду до десяткового. Десятковий код зазвичай відображається одним бітом на одну десяткову цифру. У десятковому коді десять цифр, тому відображення одного десяткового розряду потрібно десять виходів дешифратора. Сигнал із цих висновків можна подати на . У найпростішому випадку над світлодіодом можна просто підписати цифру, що індикується. Таблиця істинності десяткового дешифратора наведена в таблиці 1.

Таблиця 1.Таблиця істинності десяткового дешифратора.

Входи				Виходи
8	4	2	1	0	1	2	3	4	5	6	7	8	9
0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0	0	0	0	0	1

Мікросхеми дешифратора на принципових схемах наведено малюнку 2. На цьому малюнку наведено позначення двійково-десяткового дешифратора, повна внутрішня принципова схемаякого зображено малюнку 1.

Малюнок 2. Умовно-графічне позначення двійково-десяткового дешифратора

Так само можна отримати принципову схему й у будь-якого іншого декодера (дешифратора). Найбільш поширені схеми вісімкових та шістнадцяткових дешифраторів. Для індикації такі дешифратори нині мало використовуються. В основному такі дешифратори використовуються як складова частина складніших цифрових модулів.

Семісегментний дешифратор

Для відображення десяткових і шістнадцяткових цифр часто використовується. Зображення семисегментного індикатора та назва його сегментів наведено малюнку 3.

Рисунок 3. Зображення семисегментного індикатора та назва його сегментів

Для зображення на такому індикаторі цифри 0 достатньо запалити сегменти a, b, c, d, e, f. Для зображення цифри "1" запалюють сегменти b та c. Так само можна отримати зображення всіх інших десяткових чи шістнадцяткових цифр. Усі комбінації таких зображень отримали назву семисегментного коду.

Складемо таблицю істинності дешифратора, який дозволить перетворювати двійковий код семисегментний. Нехай сегменти запалюються нульовим потенціалом. Тоді таблиця істинності семисегментного дешифратора набуде вигляду, наведеного в таблиці 2. Конкретне значення сигналів на виході дешифратора залежить від виходу мікросхеми. Ці схеми ми розглянемо пізніше, у розділі, присвяченій відображенню різних видівінформації.

Таблиця 2. Таблиця істинності семисегментного дешифратора

Входи				Виходи
8	4	2	1	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	0	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	1	0	0

Відповідно до принципів побудови довільної таблиці істинності по довільній таблиці істинності отримаємо принципову схему семисегментного дешифратора, що реалізує таблицю істинності, наведену в таблиці 2. Цього разу не будемо докладно розписувати процес розробки схеми. Отримана принципова схема семисегментного дешифратора наведено малюнку 4.

Дешифратори цифрові пристроїфункціонального призначення, призначені для розпізнавання двійкових кодів

Двійкові дешифратори як перетворювач кодів, перетворює двійковий код прямого призначення в код “1 з N”. У такій кодовій комбінації лише один розряд зайнятий одиницею, а решта – нульові. Таблиця істинності для дешифратора, призначеного для розпізнавання чотирирозрядного двійкового коду, представлена ​​табл. 2.1

Таблиця 2.

З таблиці 1 видно, що в залежності від вхідного двійкового коду на виході дешифратора у збудженому стані знаходиться лише один із його виходів. З цієї таблиці слід, що двійковий дешифратор на n входів повинен мати 2 n виходів, відповідних числу кодових комбінацій n-розрядного двійкового коду. Такий дешифратор називається повним , на відміну від неповного , у якого частина вхідних кодових комбінацій не використовується, а кількість виходів у якого менше2 n.

В основному поле умовного позначення дешифраторів (Мал.2.5) проставляються літери DC (від англійського слова Decoder). Входи дешифратора прийнято позначати їх двійковими вагами. Крім інформаційних входів дешифратор зазвичай має один або більше входів дозволу роботи, що позначаються як Е (Enable). За наявності дозвільного сигналу цьому вході дешифратор працює відповідно до таблиці істинності, за його відсутності всі виходи дешифратора пасивні.

Функціонування дешифратора описується системою булевих виразів:

З
хемотехнічне рішення дешифраторів представлено на рис.2.6.

Як видно із рис. 2.6. дешифратор складається з 2n інверторів вхідного коду, що утворюють прямі та інверсні значення змінних вхідного коду, двох інверторів на вході дозволу і 2 n -1 кон'юнкторів, що утворюють виходи схеми. Малорозрядність серійних дешифраторів ставить питання і нарощуванні їхньої розрядності. З малорозрядних дешифраторів можна побудувати схему, еквівалентну дешифратор великої розрядності. З цією метою вхідне слово ділиться на поля, причому розрядність поля молодших розрядів відповідає розрядності наявних дешифраторів. Полі, що залишилося старших розрядів служить для отримання сигналу дозволу роботи одного з дешифраторів, що декодують поле молодших розрядів.

В
як приклад на рис. 2.7 наведена схема дешифрації п'ятирозрядного коду за допомогою дешифраторів "3-8" та "2-4". Для отримання потрібних 32 виходів складається стовпець другого ярусу з чотирьох дешифраторів "3-8" DC1-DC4. Дешифратор «2-4» приймає два старші розряди вхідного коду. Збуджений вихід цього дешифратора відкриває по входу роздільної здатності один з дешифраторів стовпця і вибраний дешифратор декодує молодші розряди вхідного слова. Кожному вхідному слову відповідає збудження одного з виходів F0-F31. Наприклад, при дешифрації слова х 4 х 3 х 2 х 1 х 0 =11001 2 =25 10 на вході дешифратора першого ярусу є код 11, що збуджує вихід номер три (помічений хрестиком), що дозволяє роботу дешифратора DC4. На вході DC4 діє код 001, тому буде збуджено перший вихід, тобто. 25 вихід схеми. Загальна роздільна здатність або заборона роботи схеми здійснюється по входу Е дешифратора першого ярусу.

Поряд із застосуванням дешифраторів за своїм прямим призначенням можуть використовуватися для реалізації довільних логічних функцій, оскільки на виходах дешифратора виробляються всі кон'юктивні терми, які можна скласти з даного числа аргументів. Логічна функція в СДНФ є диз'юнкцією деякої кількості таких термів. Поєднуючи їх за схемою АБО, можна отримати будь-яку функцію даного числа аргументів.

На рис.2.8 як приклад показана апаратна реалізація функції суматора за модулем два.